F6 minirv processor

本项目整理了一生一芯 F 阶段 F6 的 Logisim-evolution 实现文件。目标是在 Logisim 中完成一个功能完备的迷你 RISC-V 处理器 minicpu.circ，支持 minirv 指令集，并能运行课程提供的测试程序。

文件结构

• minicpu.circ: F6 迷你 RISC-V 处理器主工程，Logisim-evolution 4.1.0。
• GPR.circ: GPR 子模块参考/阶段文件，Logisim-evolution 4.0.0。
• sCPU.circ: F5 简单处理器阶段文件。
• rom_s: 手写小程序 ROM 内容，用于基础指令验证。
• logisim-bin/*.hex: 可直接加载到 ROM/RAM 的测试镜像。
• logisim-bin/*.txt: 对应测试镜像的反汇编或注释文件。
• docs/implementation.md: 实现过程记录。
• docs/riscv-notes.md: F6 与 RISC-V 手册阅读要点。

实现范围

minicpu.circ 中已经包含以下子电路：

• GPR
• mc_cmd
• mc_add
• mc_addi
• mc_lui
• mc_lw
• mc_lbu
• mc_sw
• mc_sb
• mc_jalr
• I_O
• addr_ram
• cp

处理器按 F6 讲义要求支持 8 条 minirv 指令：

add, addi, lui, lw, lbu, sw, sb, jalr

同时加入 RAM 与 RGB Video 相关数据通路，用于访存测试和 VGA 显示测试。

运行方式

1. 使用 Logisim-evolution 4.1.0 或兼容版本打开 minicpu.circ。
2. 将需要验证的 .hex 同时加载到 ROM 与 RAM。
3. 开启仿真时钟，观察 PC、寄存器 a0 以及 RAM/RGB Video 状态。

课程给出的主要测试预期：

• mem.hex: 约 6000 周期后，PC 位于 halt 附近且 a0 == 0。
• sum.hex: 约 6000 周期后，PC 位于 halt 附近且 a0 == 0。
• vga.hex: 约 628000 周期后，RGB Video 显示“一生一芯”logo。

参考资料

• F6 官方讲义: https://ysyx.oscc.cc/docs/2407/f/6.html
• RISC-V ISA Manual 源码仓库: https://github.com/riscv/riscv-isa-manual
• RISC-V Ratified Specifications: https://riscv.org/specifications/ratified/