LinxISA 团队，你们好：
我是“祝氏共享计算机 (ZSSC)”架构的作者之一。近期深入研读了 LinxISA 的官方规范，对贵团队在块执行 (Block-structured ISA) 领域的探索深感敬佩。在此，我想分享我们团队提出的 ZSSC 架构，探讨我们在下一代处理器设计上的共鸣，以及 ZSSC 在系统级拓扑上的一些差异化思考。
一、 我们的目标高度一致：以“块 (Block)”重塑并行计算
面对传统 CISC/RISC 在海量数据处理和 DSA（领域特定架构）崛起时的局限性，我们得出了相同的结论：必须打破 CPU 与 GPU/NPU 的物理与编程界限。
LinxISA 将控制流、执行属性与数据并行关系在 ISA 层面进行统一封装，让软件清晰表达意图，让硬件优化调度与异常恢复。ZSSC 同样将“块 (Block)”作为核心执行单元，摒弃了传统标量指令逐条执行的低效，致力于在同一个架构下和谐统一简单操作、复杂运算与系统服务。
二、 视角的差异与 ZSSC 的系统级优势
如果说 LinxISA 是一套极其优雅、严谨的 ISA 规范与微架构合同，那么 ZSSC 则是一个跨越了 ISA 边界、将操作系统微内核彻底“硬件化”的系统级拓扑模型。相较于传统的架构演进，ZSSC 提供了以下独特的优势：
- 重塑 80/20 法则的“共享”哲学
传统 RISC 选择砍掉 80% 的复杂指令；而 ZSSC 选择通过 “共享” 来分担硬件成本。我们将内核极度精简（只负责简单指令与发包），将复杂标量、向量以及海量块数据运算剥离至“共享运算区域”。这使得芯片能在同等晶体管数量下，实现系统整体吞吐量的最大化。
- OS 微内核的彻底硬件化 (Hard Server)
ZSSC 彻底消灭了传统的“用户态/内核态”切换。我们将进程管理、IPC（同步/异步）、内存管理甚至数据库、ISP 等功能，直接做成片上 SOC 形态的 “硬服务器”。线程通过“服务指令”发送“服务帧”，以硬件级 RPC 的方式直达目标服务器，实现了真正的零拷贝 IPC 和硬件级线程同步。
- 对极端异构计算的“黑盒”包容性
ZSSC 的“块数据处理模块”本质上是一个高度抽象的异构总线。只要符合数据 I/O 和控制接口规范，任何前沿计算范式都可以作为“复杂运算模块”无缝插拔——无论是传统的矩阵乘法、存算一体 (PIM/CIM) 阵列，还是未来与量子计算机通信的接口模块，都能原生融入这个通用处理器结构中。
三、 ZSSC 架构的重要特征简述
为了让您更直观地了解 ZSSC 的运行机制，我简要提炼了我们架构中的几个核心特征：
- 特征 1：“同心圆吞噬”模型 (整体吞吐优先)
从指令流转的角度看，ZSSC 架构 是一个“同心圆”结构。指令从四面八方进入外圆（精简内核），简单指令在外环被快速“吞噬”（执行）；复杂/块指令则被封装进入内环（共享运算/服务模块）。我们不苛求单线程的极致速度，而是追求整个同心圆对指令流的“整体吞噬速度”。
- 特征 2：标量与“无限块数据”的双轨制解耦抽象
在 ZSSC 的块指令集中，“块数据 (Bn)”在逻辑上是一个容量无上限的抽象整体。内核的标量寄存器（Xn/Fn）仅负责提供指针和边界。当包含“相对位置编码”的数据流网表被丢进块处理模块后，硬件会自动根据物理“块寄存器”的实际尺寸，将逻辑上的无限数据进行拆分 (Tiling) 和流水线调度。这将编译器后端从痛苦的数据切分与边界处理中彻底解放出来。
- 特征 3：基于“帧包 (Frame)”的片上网络路由
内核不直接执行复杂逻辑，而是扮演“发包者”。运算帧、服务帧、信息帧构成了整个芯片（甚至多芯片 Chiplet 间）的通信血液。这种基于帧包的路由机制，天然支持原生 Chiplet 异构封装。
- 特征 4：数据流驱动的块执行段
从 b.start 到 b.end 构成的块执行段，在底层被翻译为数据流计算机 (Dataflow Computer) 网表。依靠“数据到达即触发”的机制，消除了传统 PC 顺序执行的瓶颈。
四、 资料分享与线下交流邀请
百闻不如一见，文字与文档的交流终究有局限。为了让您和团队更直观、全面地了解 ZSSC 架构的完整推演过程与细节，我们已将论文《一种新型通用处理器架构》发表于预印本平台，并录制了相关的架构讲解视频。
📄 论文及相关资料获取：
作为架构的作者，我们非常期待能看到 ZSSC 在 “标量-块数据黑盒抽象” 与 “硬件微内核” 上的构想，能为 LinxISA 未来降低编译器后端复杂度、以及向多芯片互联 (Chiplet) 和非冯架构扩展提供一些不同视角的灵感。
更重要的是，我非常渴望能有机会与 LinxISA 团队的核心成员进行一次线下的面对面交流。 无论是贵团队参与的线下学术沙龙、行业会议，还是贵团队所在的办公地，我都可以前往拜访。我非常期盼能当面与各位探讨“块级 ISA 的编译器映射”以及“极端异构插拔”的落地可能性。
LinxISA 团队，你们好：
我是“祝氏共享计算机 (ZSSC)”架构的作者之一。近期深入研读了 LinxISA 的官方规范，对贵团队在块执行 (Block-structured ISA) 领域的探索深感敬佩。在此，我想分享我们团队提出的 ZSSC 架构，探讨我们在下一代处理器设计上的共鸣，以及 ZSSC 在系统级拓扑上的一些差异化思考。
一、 我们的目标高度一致：以“块 (Block)”重塑并行计算
面对传统 CISC/RISC 在海量数据处理和 DSA（领域特定架构）崛起时的局限性，我们得出了相同的结论：必须打破 CPU 与 GPU/NPU 的物理与编程界限。
LinxISA 将控制流、执行属性与数据并行关系在 ISA 层面进行统一封装，让软件清晰表达意图，让硬件优化调度与异常恢复。ZSSC 同样将“块 (Block)”作为核心执行单元，摒弃了传统标量指令逐条执行的低效，致力于在同一个架构下和谐统一简单操作、复杂运算与系统服务。
二、 视角的差异与 ZSSC 的系统级优势
如果说 LinxISA 是一套极其优雅、严谨的 ISA 规范与微架构合同，那么 ZSSC 则是一个跨越了 ISA 边界、将操作系统微内核彻底“硬件化”的系统级拓扑模型。相较于传统的架构演进，ZSSC 提供了以下独特的优势：
传统 RISC 选择砍掉 80% 的复杂指令；而 ZSSC 选择通过 “共享” 来分担硬件成本。我们将内核极度精简（只负责简单指令与发包），将复杂标量、向量以及海量块数据运算剥离至“共享运算区域”。这使得芯片能在同等晶体管数量下，实现系统整体吞吐量的最大化。
ZSSC 彻底消灭了传统的“用户态/内核态”切换。我们将进程管理、IPC（同步/异步）、内存管理甚至数据库、ISP 等功能，直接做成片上 SOC 形态的 “硬服务器”。线程通过“服务指令”发送“服务帧”，以硬件级 RPC 的方式直达目标服务器，实现了真正的零拷贝 IPC 和硬件级线程同步。
ZSSC 的“块数据处理模块”本质上是一个高度抽象的异构总线。只要符合数据 I/O 和控制接口规范，任何前沿计算范式都可以作为“复杂运算模块”无缝插拔——无论是传统的矩阵乘法、存算一体 (PIM/CIM) 阵列，还是未来与量子计算机通信的接口模块，都能原生融入这个通用处理器结构中。
三、 ZSSC 架构的重要特征简述
为了让您更直观地了解 ZSSC 的运行机制，我简要提炼了我们架构中的几个核心特征：
从指令流转的角度看，ZSSC 架构 是一个“同心圆”结构。指令从四面八方进入外圆（精简内核），简单指令在外环被快速“吞噬”（执行）；复杂/块指令则被封装进入内环（共享运算/服务模块）。我们不苛求单线程的极致速度，而是追求整个同心圆对指令流的“整体吞噬速度”。
在 ZSSC 的块指令集中，“块数据 (Bn)”在逻辑上是一个容量无上限的抽象整体。内核的标量寄存器（Xn/Fn）仅负责提供指针和边界。当包含“相对位置编码”的数据流网表被丢进块处理模块后，硬件会自动根据物理“块寄存器”的实际尺寸，将逻辑上的无限数据进行拆分 (Tiling) 和流水线调度。这将编译器后端从痛苦的数据切分与边界处理中彻底解放出来。
内核不直接执行复杂逻辑，而是扮演“发包者”。运算帧、服务帧、信息帧构成了整个芯片（甚至多芯片 Chiplet 间）的通信血液。这种基于帧包的路由机制，天然支持原生 Chiplet 异构封装。
从
b.start到b.end构成的块执行段，在底层被翻译为数据流计算机 (Dataflow Computer) 网表。依靠“数据到达即触发”的机制，消除了传统 PC 顺序执行的瓶颈。四、 资料分享与线下交流邀请
百闻不如一见，文字与文档的交流终究有局限。为了让您和团队更直观、全面地了解 ZSSC 架构的完整推演过程与细节，我们已将论文《一种新型通用处理器架构》发表于预印本平台，并录制了相关的架构讲解视频。
📄 论文及相关资料获取：
作为架构的作者，我们非常期待能看到 ZSSC 在 “标量-块数据黑盒抽象” 与 “硬件微内核” 上的构想，能为 LinxISA 未来降低编译器后端复杂度、以及向多芯片互联 (Chiplet) 和非冯架构扩展提供一些不同视角的灵感。
更重要的是，我非常渴望能有机会与 LinxISA 团队的核心成员进行一次线下的面对面交流。 无论是贵团队参与的线下学术沙龙、行业会议，还是贵团队所在的办公地，我都可以前往拜访。我非常期盼能当面与各位探讨“块级 ISA 的编译器映射”以及“极端异构插拔”的落地可能性。